Unreal/UT Forum Allgemeine Fragen rund um U / UT gehören hier rein...

 
 
Themen-Optionen
  #1  
Alt 10. November 2000, 10:21
[S.E.A.L]okami
Guest
 
Beiträge: n/a
Post ut optimizing

hat jemand ne ahnung wie ma die ganze sache noch schneller bekommt, welche schräubchen wichtig in der ut.ini sind ??

cu & thx
  #2  
Alt 29. March 2001, 10:54
[S.E.A.L]okami
Guest
 
Beiträge: n/a
Post Re: ut optimizing

hehe,

ein tipp noch auf jedenfall!!! MTRR in den Kernel kompilen da lüppts schneller

cu okami
  #3  
Alt 31. March 2001, 06:04
Benutzerbild von pyro
pyro pyro ist offline
shice, bin ich begabt...
Master of Spam
Punkte: 9.403, Level: 67 Punkte: 9.403, Level: 67 Punkte: 9.403, Level: 67
Aktivität: 10,0% Aktivität: 10,0% Aktivität: 10,0%
 
Registriert seit: Jun 2001
Beiträge: 4.003
Renommee-Modifikator: 64
pyro is on a distinguished road
    Neutral 
Post Re: ut optimizing

Was is "MTRR"?? Und warum sollte ich das machen??
Und vor allem, wie viel bringt es??
  #4  
Alt 4. April 2001, 11:23
[S.E.A.L]okami
Guest
 
Beiträge: n/a
Post Re: ut optimizing

MTRR bringt ca 25 %


On Intel P6 family processors (Pentium Pro, Pentium II and later)
the Memory Type Range Registers (MTRRs) may be used to control
processor access to memory ranges. This is most useful when you have
a video (VGA) card on a PCI or AGP bus. Enabling write-combining
allows bus write transfers to be combined into a larger transfer
before bursting over the PCI/AGP bus. This can increase performance
of image write operations 2.5 times or more. This option creates a
/proc/mtrr file which may be used to manipulate your
MTRRs. Typically the X server should use this. This should have a
reasonably generic interface so that similar control registers on
other processors can be easily supported.

The Cyrix 6x86, 6x86MX and M II processors have Address Range
Registers (ARRs) which provide a similar functionality to MTRRs. For
these, the ARRs are used to emulate the MTRRs.

The AMD K6-2 (stepping 8 and above) and K6-3 processors have two
MTRRs. These are supported.

The Centaur C6 (WinChip) and WinChip 2&3 processors have 8 MCRs.
These are supported. Note that, due to the design of the WinChip 2&3,
setting the access for normal memory to uncachable or write-combine
on these processors will result in instant kernel panic. It is okay
to set this for non-cacheable (video) memory.

Saying Y here also fixes a problem with buggy SMP BIOSes which only
set the MTRRs for the boot CPU and not the secondary CPUs. This can
lead to all sorts of problems.

You can safely say Y even if your machine doesn't have MTRRs, you'll
just add about 3k to your kernel.

See Documentation/mtrr.txt for more information.

 

Themen-Optionen

Forumregeln
Es ist dir nicht erlaubt, neue Themen zu verfassen.
Es ist dir nicht erlaubt, auf Beiträge zu antworten.
Es ist dir nicht erlaubt, Anhänge hochzuladen.
Es ist dir nicht erlaubt, deine Beiträge zu bearbeiten.

BB-Code ist an.
Smileys sind an.
[IMG] Code ist an.
HTML-Code ist aus.

Gehe zu


Alle Zeitangaben in WEZ +2. Es ist jetzt 12:46 Uhr. Powered by vBulletin® (Deutsch)
Copyright ©2000 - 2016, Jelsoft Enterprises Ltd. - Copyright 1998-2016 by splash .de (unrealEXTREME.de)
Unreal II - The Awakening, Unreal Tournament 2004, Gears of War, Unreal Tournament 3 (c) Epic Games, Inc.
Alle Rechte vorbehalten - Datenschutz - Impressum